|
|
 Einleitung
Im Rahmen kontinuierlich schrumpfender Halbleiterstrukturen nimmt der Gesichtspunkt der Zuverlässigkeit moderner Mikroprozessoren eine immer größere Bedeutung ein. Durch die Annährung an physikalische Grenzen steigt zum einen die Wahrscheinlichkeit, dass Herstellungsdefekte auftreten, wodurch das Verhalten der entsprechenden Schaltung gegenüber der vorgegebenen Spezifikation abweicht.
Weiterhin haben Strukturgrößen von unterhalb 64 nm zur Folge, dass Transistoren deutlich weniger als 100 dotierte Atome im Kanal aufweisen. Durch eine derart geringe Anzahl dotierter Atome ist es nicht mehr möglich, Transistoren mit vollkommen deterministischem Verhalten herzustellen. Stattdessen treten Zufallseffekte auf, die Variationen von Threshold-Spannungen und Leckströmen innerhalb einer Schaltung zur Folge haben. Als Konsequenz unterscheiden sich einzelne Transistoren in ihrer Schaltgeschwindigkeit, wodurch es im Extremfall zu Timing-Fehlern auf dem Chip kommen kann.
Im Rahmen des AIS-Projektes sollen Maßnahmen untersucht werden, die derartigen Effekten entgegen wirken. So wird der klassische Aufbau von MpSoCs um eine autonome Ebene erweitert, die Elemente zur selbstständigen Fehlererkennung und -korrektur auf dem Chip integriert. Weiterhin werden Software-Techniken entwickelt, um Analysen des Timing-Verhaltens autonomer Systeme und die Bereitstellung autonomer Betriebssystemfunktionalität zu verwirklichen. Weitere Informationen zum AIS-Projekt finden sich unter EDA-Clusterforschungsprojekte![[EXTERNAL]](/typo3temp/pics/external_link_68a9c27f33.gif "[EXTERNAL LINK]") .
AIS-Projekt am IDA
Das Institut für Datentechnik und Kommunikationsnetze beschäftigt sich mit der Analyse der Echtzeitfähigkeiten autonomer Systeme. Dazu wird die Analyse-Software SymTA/S derartig erweitert, dass sie das Auftreten von Fehlern sowie den zur Korrektur notwendigen Overhead berücksichtgt und in die Echtzeitanalyse mit einbezieht.
Die zentralen Aspekte in diesem Kontext umfassen: - Modellierung transienter Fehler in Mikroprozessoren. Neben den herstellungsbedingten Timing-Fehlern aufgrund nicht deterministischem Transistorverhaltens zähen hierzu auch die Single Event Upsets. Dabei handelt es sich um zufällig auftretende Fehlern, die durch externe Strahlungseinwirkung hervorgeufen werden.
- Transformation der Fehlermodelle auf das kompositionelle Analysemodell von SymTA/S. Dabei ist das zeitliche Verhalten, durch welches das Auftreten von Fehlern charakterisiert wird, in entsprechende Ereignismodelle, wie sie in SymTA/S zum Einsatz kommen, zu überführen.
- Durchführung einer Sensitivitätsanalyse, um das Verhalten des MpSoC im Fehlerfall bzw. und die Anfälligkeit gegenüber Änderungen im Fehlerverhalten zu charakterisieren.
Aus diesen Daten lassen sich schließlich Rückschlüsse zur Optimierung des Systemverhaltens im Fehlerfall ziehen. So kann beispielsweise ein geringfügig herabgesetzer Takt das Auftreten von Timing-Fehlern auf einem Chip derart reduzieren, dass die Performance trotz der Taktverringerung verbessert wird.
| Volker Schöber, Oliver Bringmann, Andreas Herkersdorf, Walter Stechele, Norbert Wehn, Matthias May, Daniel Ziener, Abdelmajid Bouajila, Daniel Baldin, Johannes Zeppenfeld, Björn Sander, Jürgen Teich, Maurice Sebastian, Rolf Ernst, und Dieter Treytnar, "AIS – Autonomous Integrated Systems," newsletter edacentrum, No. 04/09, pp. 5-13, December 2009 |  | | | | @article{Sch09:AISAutonIntegSyste, AUTHOR = "Volker Schöber and Oliver Bringmann and Andreas Herkersdorf and Walter Stechele and Norbert Wehn and Matthias May and Daniel Ziener and Abdelmajid Bouajila and Daniel Baldin and Johannes Zeppenfeld and Björn Sander and Jürgen Teich and Maurice Sebastian and Rolf Ernst and Dieter Treytnar",
JOURNAL = "newsletter edacentrum",
MONTH = "December",
NUMBER = "04/09",
PAGES = "5--13",
TITLE = "AIS – Autonomous Integrated Systems",
YEAR = "2009",
} | | Maurice Sebastian, Rolf Ernst, "Reliability Analysis of Single Bus Communication with Real-Time Requirements," in Proc. of 15th IEEE Pacific Rim International Symposium on Dependable Computing (PRDC), (Shanghai, China), November 2009 | | | | | @inproceedings{Seb09:ReliaAnalySinglCommu, ADDRESS = "Shanghai, China",
AUTHOR = "Maurice Sebastian, Rolf Ernst",
BOOKTITLE = "Proc. of 15th IEEE Pacific Rim International Symposium on Dependable Computing (PRDC)",
MONTH = "November",
TITLE = "Reliability Analysis of Single Bus Communication with Real-Time Requirements",
YEAR = "2009",
} | | Maurice Sebastian, Rolf Ernst, "Reliability and Safety Guarantees in Modern MPSoCs with Real- Time Requirements," in 3rd edaWorkshop, (Dresden, Germany), May 2009 | | | | | @inproceedings{Seb09:ReliaSafetGuaraModer, ADDRESS = "Dresden, Germany",
AUTHOR = "Maurice Sebastian, Rolf Ernst",
BOOKTITLE = "3rd edaWorkshop",
MONTH = "May",
TITLE = "Reliability and Safety Guarantees in Modern MPSoCs with Real- Time Requirements",
YEAR = "2009",
} | | Maurice Sebastian, Rolf Ernst, "Modelling and Designing Reliable On-Chip-Communication Devices in MPSoCs with Real-Time Requirements," in Proc. of 14th IEEE International Conference on Emerging Techonologies and Factory Automation (ETFA), (Hamburg, Germany), September 2008 | | | | | @inproceedings{Seb08:ModelDesigReliaOnChi, ADDRESS = "Hamburg, Germany",
AUTHOR = "Maurice Sebastian, Rolf Ernst",
BOOKTITLE = "Proc. of 14th IEEE International Conference on Emerging Techonologies and Factory Automation (ETFA)",
MONTH = "September",
TITLE = "Modelling and Designing Reliable On-Chip-Communication Devices in MPSoCs with Real-Time Requirements",
YEAR = "2008",
} | | Walter Stechele, Oliver Bringmann, Rolf Ernst, Andreas Herkersdorf, Katharina Hojenski, Peter Janacik, Franz Rammig, Jürgen Teich, Norbert Wehn, Johannes Zeppenfeld, Daniel Ziener, "Concepts for Autonomic Integrated Systems," in 1st edaWorkshop, (Hannover, Germany), June 2007 | | | | | @inproceedings{Ste07:ConceAutonIntegSyste, ADDRESS = "Hannover, Germany",
AUTHOR = "Walter Stechele, Oliver Bringmann, Rolf Ernst, Andreas Herkersdorf, Katharina Hojenski, Peter Janacik, Franz Rammig, Jürgen Teich, Norbert Wehn, Johannes Zeppenfeld, Daniel Ziener",
BOOKTITLE = "1st edaWorkshop",
MONTH = "June",
TITLE = "Concepts for Autonomic Integrated Systems",
YEAR = "2007",
} | | Walter Stechele, ..., Rolf Ernst, ..., "Autonomic MPSoCs for Reliable Systems," in Zuverlässigkeit und Entwurf, 1. Fachtagung GI/GMM/ITG, (München), March 2007 | | | | | @inproceedings{Ste07:AutonMPSoCReliaSyste, ADDRESS = "München",
AUTHOR = "Walter Stechele, ..., Rolf Ernst, ...",
BOOKTITLE = "Zuverlässigkeit und Entwurf, 1. Fachtagung GI/GMM/ITG",
MONTH = "mar",
TITLE = "Autonomic MPSoCs for Reliable Systems",
YEAR = "2007",
} |
|
|
