Praktikum VLSI Design I

Zusätzlich zur Vorlesung Advanced VLSI Design I wird als separate Lehrveranstaltung ein Praktikum angeboten, bei dem ein konkretes Projekt in ein Chip Design umgesetzt wird. Hierzu werden die neuesten Tools eingesetzt. Grundkenntnisse in VHDL sind vorteilhaft.

Inhalt

Start von vorgegebenem MIPS VHDL Modell mit vereinfachter Mikroarchitektur und minimalem Instruktionssatz.

1. Entwicklung eines VHDL Testmoduls und eines Testprogramms
2. RTL Simulation mit Mentor Modelsim
3. Erweiterung der Mikroarchitektur und des Instruktionssatzes

Abnahme RTL - RTL Simulation eines vorgegebenen Testprogrammes

4. Synthese mit Cadence Tools und TSMC 65nm Technologie
5. Gate-Level Simulation mit Mentor Modelsim

Abnahme Gate - Syntheseergebnisse (Timing, Area)

Inhalt - Zusatz

6. Floorplanning, Place & Route, Clock Synthese mit Cadence SOC Encounter
7. RC Extraction und Static Timing Analysis mit Synopsys PrimeTime
8. Power Simulation mit Synopsys PrimePower

Folien und Material

(Links zu Aufgaben und Folien werden erst nach login aktiv !!)