This page is not available in your selected language. Falling back to default.

Erweiterung einer vorhandenen VHDL Implementierung eines Network on Chips

Project type: Hiwi-Job, Bachelor Thesis
Supervisor(s): Dr.-Ing. Adam Kostrzewa
Status: open

Aufgabenstellung

Im Rahmen der Projekte RECOMP und ARAMiS wird eine neue Many-Core Architektur entwickelt. Diese besteht aus mehreren kohärenten Einzelsystemen (Tiles), die über ein Network on Chip (NoC) miteinander verbunden sind. Die Zuweisung der Ressourcen und Adressen wird derzeit statisch zur Initialisierung durch einen Systemcontroller (Tile 0) generiert. 

In dieser Arbeit soll das vorhandene Network on Chip, also die Router und die Netzwerkinterface, um die Möglichkeit erweitern werden, online rekonfiguriert zu werden. Hierzu müssen die jeweiligen Komponenten Konfigurationspakete erkennen und sicher verarbeiten können.

 

Vorkenntnisse:

  • Programmierkenntnisse in VHDL
  • Grundkenntnisse in Linux sowie einer Skriptsprache (z.B. Python, Perl, Bash)
  • Grundkenntnisse der Rechnerarchitektur
Address:
Hans-Sommer-Street 66
38106 Braunschweig

Fon: +49 (0)531 391-3734
Fax: +49 (0)531 391-4587
sekretariat(at)ida.ing.tu-bs.de

Address of Prof. Jukan's workgroup:

Hans-Sommer-Street 66
38106 Braunschweig

Fon: +49 (0)531 391-5286
Fax: +49 (0)531 391-5296