Rückkehr zur Arbeitsgruppe
 
Fehlertoleranz


Fehlertoleranter Entwurf und Test von Komponenten


Fehlertoleranz in ASICs und FPGAs

  • hochperformantes On-Chip Prozessorsystem in fehlertoleranter Auslegung für Automotive und Raumfahrt
  • dynamische partielle Reconfiguration und Soft Error Mitigation (SEM) für FPGAs


Strahlungscharakterisierung von Bauteilen

  • In-situ Tests von Speicher-Bausteinen und FPGAs
  • Ereigniserkennung und Aufzeichnung in Echtzeit
  • Flexible und einfach adaptierbare Plattform

 

 

Instituts-Anschrift:
Hans-Sommer-Straße 66
38106 Braunschweig
Fon: (0531) 391-3734
Fax: (0531) 391-4587

Sprechzeiten:
Mo: 
10:15-11:30
und 14:00-15:00
Di: 
10:15-11:30
und 14:00-15:00
Mi: 
14:00-15:00
Do: 
10:15-11:30
und 14:00-15:00
Fr: 
10:15-11:30
und 14:00-15:00
sekretariat(at)ida.ing.tu-bs.de

Anschrift AG Prof. Jukan:

Hans-Sommer-Straße 66
38106 Braunschweig

Fon: (0531) 391-5286
Fax: (0531) 391-5296