Errata

Das aufgeführte Material ist urheberrechtlich geschützt. Das entsprechende Urheberrecht ist zu beachten.

Jonas Diemer, Daniel Thiele und Rolf Ernst, "Formal Worst-Case Timing Analysis of Ethernet Topologies with Strict-Priority and AVB Switching" in 7th IEEE International Symposium on Industrial Embedded Systems (SIES12), Juni 2012, Invited Paper. BibTeX Code anzeigen: Formal Worst-Case Timing Analysis of Ethernet Topologies with Strict-Priority and AVB Switching PDF-Datei herunterladen/anzeigen: diemer2012formal1.pdf  Webseite/URL aufrufen: http://dx.doi.org/10.1109/SIES.2012.6356564
Instituts-Anschrift:
Hans-Sommer-Straße 66
38106 Braunschweig

Fon: (0531) 391-3734
Fax: (0531) 391-4587
sekretariat(at)ida.ing.tu-bs.de

Anschrift AG Prof. Jukan:

Hans-Sommer-Straße 66
38106 Braunschweig

Fon: (0531) 391-5286
Fax: (0531) 391-5296