RISC-V Benchmarking

Art der Arbeit: Bachelorarbeit
Ansprechpartner: Alexander Dörflinger
Status der Arbeit: offen

Die RISC-V Implementierung „rocket-chip“ von Berkeley [https://chipyard.readthedocs.io/en/latest/Generators/Rocket.html] ist hoch konfigurierbar. Die Konfigurationsmöglichkeiten des Prozessors gehen von sehr klein und energieeffizient (für z.B. IoT Anwendungen) bis hin zu leistungsstark und Linux-fähig. Dabei können viele Parameter beeinflusst werden: Cache Größe und Organisation, Branch Prediction, ISA Erweiterungen, … In der Bachelorarbeit sollen verschiedene Varianten auf einem FPGA getestet werden. Die Leistung soll mit dem Benchmark Coremark verglichen werden. Fläche und Energiebedarf sollen aus den Xilinx Vivado Reports verglichen werden.

Voraussetzungen

  • Linux Kenntnisse
  • Verständnis über Digitale Schaltugen und Rechnerstrukturen
  • Hardwareprogrammierung (VHDL/Verilog) ist explizit nicht erforderlich
Instituts-Anschrift:
Hans-Sommer-Straße 66
38106 Braunschweig

Fon: (0531) 391-3734
Fax: (0531) 391-4587
sekretariat(at)ida.ing.tu-bs.de

Anschrift AG Prof. Jukan:

Hans-Sommer-Straße 66
38106 Braunschweig

Fon: (0531) 391-5286
Fax: (0531) 391-5296