Vergleich von TMR und ECC Methoden in der 22nm FDSoI Technologie

Art der Arbeit: Masterarbeit
Ansprechpartner: Alexander Dörflinger
Status der Arbeit: offen

Im FastTrack Projekt wird ein Prozessor für Weltraumanwendungen mit Strahlungstoleranz entwickelt. Ziel ist es, einen Chip in der 22nm FDX Technologie von GlobalFoundries zu fertigen. Hierfür wird eine existierende RISC-V Implementierung (BOOM, [https://chipyard.readthedocs.io/en/latest/Generators/BOOM.html]) mit Fehlertoleranzmaßnahmen wie TMR und ECC erweitert. Die Masterarbeit soll die Auswirkung der TMR und ECC Methoden analytisch für die 22nm FDX Technologie von GlobalFounrdies hinsichtlich Latenz und Flächenbedarf für verschiedene Speicherstrukturen auswerten. Hierfür soll eine Synthese und Place and Route für die zukünftige ASIC Technologie mittels Cadence Tools durchgeführt werden. Fragestellungen lauten u. a.:

  • Welchen Einfluss hat die ECC Blockgröße auf die Latenz des Decoders und auf den Flächenbedarf?
  • Welchen Einfluss hat die Speicherwortbreite auf die Latenz und den Flächenbedarf in einer TMR Implementierung?

Die Ergebnisse finden anschließend Anwendung in Caches, Buffers, und weiteren Speicherelementen innerhalb eines fehlertoleranten RISC-V Prozessors. In der Arbeit können Erfahrungen in Cadence Tools zum Chipdesign erlernt werden.

 

Erforderliche Vorkenntnisse: 

  • Grundkenntnisse in einer Hardwarebeschreibungssprache (VHDL / Verilog / Chisel) vorteilhaft aber nicht zwingend erforderlich
  • Grundlagen zum Schaltungsdesign
  • Umgang in einer Linux-Umgebung
Instituts-Anschrift:
Hans-Sommer-Straße 66
38106 Braunschweig

Fon: (0531) 391-3734
Fax: (0531) 391-4587
sekretariat(at)ida.ing.tu-bs.de

Anschrift AG Prof. Jukan:

Hans-Sommer-Straße 66
38106 Braunschweig

Fon: (0531) 391-5286
Fax: (0531) 391-5296