Einleitung

Im Rahmen kontinuierlich schrumpfender Halbleiterstrukturen nimmt der Gesichtspunkt der Zuverlässigkeit moderner Mikroprozessoren eine immer größere Bedeutung ein. Durch die Annährung an physikalische Grenzen steigt zum einen die  Wahrscheinlichkeit, dass Herstellungsdefekte auftreten, wodurch das Verhalten der entsprechenden Schaltung gegenüber der vorgegebenen Spezifikation abweicht.

Weiterhin haben Strukturgrößen von unterhalb 64 nm zur Folge, dass Transistoren deutlich weniger als 100 dotierte Atome im Kanal aufweisen. Durch eine derart geringe Anzahl dotierter Atome ist es nicht mehr möglich, Transistoren mit vollkommen deterministischem Verhalten herzustellen. Stattdessen treten Zufallseffekte auf, die Variationen von Threshold-Spannungen und Leckströmen innerhalb einer Schaltung zur Folge haben. Als Konsequenz unterscheiden sich einzelne Transistoren in ihrer Schaltgeschwindigkeit, wodurch es im Extremfall zu Timing-Fehlern auf dem Chip kommen kann.

Im Rahmen des AIS-Projektes sollen Maßnahmen untersucht werden, die derartigen Effekten entgegen wirken. So wird der klassische Aufbau von MpSoCs um eine autonome Ebene erweitert, die Elemente zur selbstständigen Fehlererkennung und -korrektur auf dem Chip integriert. Weiterhin werden Software-Techniken entwickelt, um Analysen des Timing-Verhaltens autonomer Systeme und die Bereitstellung autonomer Betriebssystemfunktionalität zu verwirklichen.

Weitere Informationen zum AIS-Projekt finden sich unter EDA-Clusterforschungsprojekte[EXTERNAL].

 

AIS-Projekt am IDA

Das Institut für Datentechnik und Kommunikationsnetze beschäftigt sich mit der Analyse der Echtzeitfähigkeiten autonomer Systeme. Dazu wird die Analyse-Software SymTA/S derartig erweitert, dass sie das Auftreten von Fehlern sowie den zur Korrektur notwendigen Overhead berücksichtgt und in die Echtzeitanalyse mit einbezieht.

Die zentralen Aspekte in diesem Kontext umfassen:

  • Modellierung transienter Fehler in Mikroprozessoren. Neben den herstellungsbedingten Timing-Fehlern aufgrund nicht deterministischem Transistorverhaltens zähen hierzu auch die Single Event Upsets. Dabei handelt es sich um zufällig auftretende Fehlern, die durch externe Strahlungseinwirkung hervorgeufen werden.
  • Transformation der Fehlermodelle auf das kompositionelle Analysemodell von SymTA/S. Dabei ist das zeitliche Verhalten, durch welches das Auftreten von Fehlern charakterisiert wird, in entsprechende Ereignismodelle, wie sie in SymTA/S zum Einsatz kommen, zu überführen.
  • Durchführung einer Sensitivitätsanalyse, um das Verhalten des MpSoC im Fehlerfall bzw. und die Anfälligkeit gegenüber Änderungen im Fehlerverhalten zu charakterisieren.

Aus diesen Daten lassen sich schließlich Rückschlüsse zur Optimierung des Systemverhaltens im Fehlerfall ziehen. So kann beispielsweise ein geringfügig herabgesetzer Takt das Auftreten von Timing-Fehlern auf einem Chip derart reduzieren, dass die Performance trotz der Taktverringerung verbessert wird.

Beteiligte am IDA

  • Maurice Sebastian
  • Philip Axer

Relevante Veröffentlichungen

Instituts-Anschrift:
Hans-Sommer-Straße 66
38106 Braunschweig

Fon: (0531) 391-3734
Fax: (0531) 391-4587
sekretariat(at)ida.ing.tu-bs.de

Anschrift AG Prof. Jukan:

Hans-Sommer-Straße 66
38106 Braunschweig

Fon: (0531) 391-5286
Fax: (0531) 391-5296